13.3.1 Seri Giriş - Seri Çıkış (SISO) Kaydırmalı Kaydedici
Sağa veya sola kaymalı kaydedicilerde, ilk FF’nin veri girişinden uygulanan bilgi son FF’nin çıkışından alınırsa, ‘seri giriş - seri çıkışlı kaydedici’ elde edilir. Şekil 13.3.1.1.a’da bilginin seri olarak A’dan girilip, çıkışın yine seri olarak D’den alındığı seri giriş - seri çıkışlı kaymalı kaydedici devresi görülmektedir. CMOS 4731B entegresi, seri giriş – seri çıkış işlemini gerçekleştiren bir elemandır (Şekil 13.3.1.1.b). 4731 entegresinde 4 adet 64 bit kaymalı kaydedici bulunmaktadır. Bu entegredeki kaydediciler bağımsız şekilde 64 biti saklayan kaydedici olarak kullanılabileceği gibi, 4 tanesi seri bağlanarak 256 bit kaydedici olarak kullanılabilirler (Şekil 13.3.1.1.c).

Şekil 13.3.1.1 Kaydedicide seri giriş - seri çıkış bilgi transferi ve 4731B entegresinin 256-bit kaydedici olarak kullanılması

Bilgilerin seri olarak girilip seri olarak çıkıştan alındığı diğer bir entegre de, 7491A 8 bit kaymalı kaydırıcı entegresidir (Şekil 13.3.1.2.a). Yapısında R-S FF’lerin kullanıldığı bu entegrenin iç yapısı Şekil 13.3.1.2.b’de görülmektedir.

7491 entegresinde iki adet veri girişi bulunmaktadır (A ve B). Veri, girişlerden birine uygulanır iken, diğer girişin '1' değerine sahip olması gerekir. Entegreden veri çıkışı, Q₇ veya onun tersi olan çıkışların biriinden alınabilir.

Şekil 13.3.1.2 7491A entegresi lojik sembolü ve iç yapısı

Girişine uygulanan seri bilgiyi, seri olarak çıkışına taşıyan devreye seri girişli - seri çıkışlı devre denir. Flip – flop (FF) adedi kadar clock palsi (CK) uygulandığında girişteki tek bitlik bilgi çıkıştan alınır.

Şekil 13.3.1.4’deki çıkış dalga şekli, şekil 13.3.1.5'de örnek olarak verilen dört bitlik seri giriş –seri çıkış devresine aittir. Şekil 13.13.1.4’deki  dalga şekli incelendiğinde; 0. CK (clock palsi) geldiğinde D₀ girişinde lojik “1” olduğundan Q₀ çıkışı lojik “1” olur. Diğer FF girişleri “0”olduğundan çıkışları da “0” olur. Giriş bilgisi (VERı), 0. CK’dan sonra sıfıra inmektedir. 1. CK'a uygulandığı sırada giriş bilgisi lojik “0” olduğundan Q₀ çıkışı da “0” olur. D₁ girişi “1” olduğundan Q₁ = 1, diğerleri de “0” olur. Girişte uygulanan lojik “1” şeklindeki ilk VERı bilgisi bu şekilde dört CK’dan sonra son çıkışa (Q₃) ulaşmış olur.

Şekil 13.3.1.5’deki sekiz bitlik blok şema, şekil 13.3.1.3’deki dört bitlik blok şemanın benzeridir. Çalışma sistemleri aynıdır ve FF adedini ihtiyaç sayısı kadar artırmak mümkündür. Sekiz bitlik devrenin de seri bilgi girişi ilk FF’nin D₀ girişidir. Tüm FF çıkışlarının sıfırlandığını düşünelim. Bu durumda D₀ hariç, tüm FF girişlerinde (D₁ - D₇) “0” bilgisi hazır beklemektedir. D₀ girişine dışarıdan seri bilgi girişi yapılmaktadır. Diğerlerinden farklı olarak D₀ girişine “1” uyguladığımızı varsayalım. CK uygulandığı anda sadece Q₀ = 1, diğer çıkışlar ise “0” olur.

Seri giriş bilgisini yine lojik “1” yapalım. Bu durumda D₀ = 1 ve D₁ = 1 olmaktadır (ilk CK uygulandığında D₀ = 1 olduğundan Q₀ = 1 değerini aldığından ve Q₀ doğrudan D₁ e bağlı bulunduğundan D₁= 1 olmaktadır). Diğer girişler ise “0” dır. Yeni CK uygulandığında girişi “1” olan FF’lerin çıkışı “1”, girişi “0” olan FF’lerin ise çıkışı “0” olur. Buna göre örneğin; 10101010 bilgisini belleğe kaydetmek için sayının basamakları sağından başlamak üzere sırasıyla ve tek tek seri girişe uygulanır. Her bir bitlik yükleme için ayrı CK uygulanır. Sekiz bitlik 10101010 bilgisinin tamamının Şekil 13.20’deki gibi devreye yüklenmesi için sekiz CK uygulanır. Devrenin paralel çıkışları olmadığı için sadece Q₇ deki çıkış bilgisi okunur. Diğer bitleri de çıkıştan almak için 7 adet CK uygulamamız gereklidir. Her CK sonrasında Q₇ deki bilgi yenisiyle yer değiştirir.

Örnek 13.5 Başlangıç durumu sıfırlanmış olan D F/F’larla yapılmış 4 bitlik kaydedici bir devreye 0-1-1-0 bilgileri uygulanmaktadır. 3. kaydırma palsindeki seri data çıkışı nedir?

         
                 Şekil 13.3.1.7 Dört bit seri giriş-çıkış (SISO) devresinin data çıkışı
 

Kaydedici palsi uygulanmadan önce tüm F/F çıkışları sıfırlanmıştır. 1 nolu CP'sinde seri data girişi 0 olduğu için FF1'in Q çıkışı 0'dır. Çünkü D ti­pi F/F’de D girişi ne ise çıkıştan aynen alınır. (Q(t+1) = D) ilk F/F çıkışı 0 ve diğer F/F'lerin Q çıkışları da 0'dır. 2 nolu CP'inde seri data girişi 1 olduğundan ilk F/F çıkışı da 1 'dir. Diğer F/F çıkışları  O'dır. 3 nolu CP'inde yine seri data girişi 1 ve FF₁ Q=1 dir. Bir önceki CP'inde FF₂ Q=1 iken şimdi bu 1, FF₂'ye kaymıştır. 3 nolu CP’inde FF₄ Q=0 olduğu için seri data çıkışı 0'dır.

13.3.2 Seri Giriş – Paralel Çıkış (SIPO) Kaydırmalı Kaydedici
Bilginin A FF’sinden seri olarak girilip, çıkışların A, B, C, D FF’lerinden aynı anda paralel olarak alındığı devreler ‘seri giriş – paralel çıkışlı kaymalı kaydediciler’ olarak adlandırılır (Şekil 13.3.2.1.a). Bu yapıdaki bir kaydedici devre ile tek tek girilen bilgilere istenilen anda ulaşmak ve FF’lerde bulunan bilgileri birlikte (aynı anda) okumak mümkündür. Seri giriş – paralel çıkışlı kaymalı kaydedici devresi, bir hattan gelen bilgileri birden çok hatta dağıtma işlemini de gördüğünden demultiplexere benzer.

74164 entegresi, her bir FF çıkışına harici olarak ulaşılabilen 8 bit seri giriş – paralel çıkış işlemi sağlayan kaymalı kaydedici entegresidir (Şekil 13.3.2.1.b).

Açık şeması Şekil 13.3.2.1.c’de görülen 74164 entegresinde bulunan A ve B girişlerine sahip ‘VE’ kapısı, tek bir seri giriş yerine A ve B girişlerinin seri olarak kullanılmasını sağlar. Tek bir giriş kullanılması durumunda, ikinci girişin '1' değerine bağlanması gerekir.

Entegredeki MR girişi, tüm FF’lerin aynı anda senkron olarak sıfırlanmasını sağlamak için kullanılır.

Şekil 13.3.2.1 Seri giriş - paralel çıkış bilgi transferi ve 74164 seri giriş - paralel çıkışlı 8-bit kaymalı kaydedici

Girişine uygulanan seri bilgiyi, çıkışlarından paralel olarak veren devreye seri girişli – paralel çıkışlı devre denir. Şekil 13.3.2.2’de dört bitlik seri giriş – paralel çıkış devresi görülmektedir. Devrenin çalışma sistemi seri giriş – seri çıkış devresi ile aynıdır. Aradaki fark; Şekil 13.3.2.1’deki paralel çıkış devresinde paralel çıkış uçlarının bağlı olmasıdır. Böyle bir devreyi hem seri giriş – seri çıkış, hem de seri giriş – paralel çıkış olarak kullanmak mümkündür.

Şekil 13.3.2.3’deki sekiz bitlik blok şema, Şekil 13.3.2.2’deki dört bitlik blok şemanın benzeridir. Her iki devrenin de çalışma sistemleri seri giriş – seri çıkış devrelerine benzemektedir. Şekil 13.3.2.3’teki sekiz bitlik devreye örnek olarak 10101010 bilgisini yükleyelim. Bunun için sayının sağından başlanarak bilgiler sırasıyla ve tek tek seri girişe uygulanır. Her bir bitlik yükleme için ayrı CK uygulanır. Sekiz bitlik 10101010 bilgisinin tamamının devreye yüklenmesi için sekiz CK uygulanır. Devrenin paralel çıkışlarından (Q₀ - Q₇) 10101010 bilgisi okunur. Seri olarak yüklediğimiz bu paralel bilgileri hem paralel hem de seri olarak kullanabiliriz. Paralel olarak kullanmak için özel bir işleme gerek yoktur, doğrudan çıkış uçlarını istediğimiz devreye bağlayabiliriz. Eğer seri olarak kullanmamız gerekiyorsa seri çıkış olarak Q₇ yi kullanırız ve her defasında bir bitlik bilgiyi Q₇ ye göndermek için bir adet CK uygularız. Toplam 7 CK sonunda 10101010 bilgisini Q₇ den sırasıyla alırız. Her CK sonrasında Q₇ deki bilgi yenisiyle yer değiştirir.

Örnek 13.6 4 bitlik kaydedici devresine sırası ile 1-1-0-0 bilgileri uygulanmaktadır.  4. kaydırma palsındaki Flip-Flop'ların paralel çıkışlarını bulunuz.

        
                   Şekil 13.3.2.5 Seri giriş- Paralel çıkış kaydırmalı kaydedicinin devresi

FF₁Q = 0, FF₂Q = 0, FF₃Q = 1, FF₄Q = 1                                                                                           

13.3.3 Paralel Giriş – Paralel Çıkış ( PIPO) Kaydırmalı Kaydedici
Bilgilerin aynı anda paralel olarak yüklenmesini ve belirli işlemlerden sonra tüm çıkışlara aynı anda erişilmesini sağlayan kaydedici devreleri, ‘paralel giriş – paralel çıkışlı kaydırmalı kaydedici’ olarak isimlendirilir (Şekil 13.3.3.1.a).

Kaymalı kaydedici, yalnızca paralel giriş – paralel çıkış özelliğine sahip olabileceği gibi (74174 entegresi), hem seri hem de paralel girişe ve paralel çıkışa sahip olabilir (74178 entegresi gibi). Şekil 13.3.3.1.b’de görülen 74174 entegresi ile, 6 bitlik bilgi aynı anda D0 - D5 girişlerinden devreye yüklenip, Q0-Q5 paralel çıkışlarından okunabilir. Kaydedicilerin bu kullanım şekli, bilgileri kısa süreli saklamak için bellek olarak kullanılmalarına uygun bir yapı oluşturur.

Şekil 13.3.3.1 Paralel giriş - paralel çıkışlı kaydedici devresi, 74174 kaydedici entegresi sembolü ve açık şeması

Paralel girişlerdeki bilgilerin yüklenmesi için ‘Clk’ girişi kullanılırken, tüm FF’lerin sıfırlanması için MR girişi kullanılır. Normalde çıkışlar paralel olarak okunmasına rağmen, uygun bağlantı ve yalnızca Q₅ çıkışının kullanılması ile bilgilerin çıkıştan seri olarak okunması mümkündür (Şekil 13.3.3.1.c).

Paralel giriş - paralel çıkışa sahip diğer bir entegre 74195 entegresidir. 74195 entegresine bilgilerin seri olarak da yüklenmesi mümkündür.

Daha önce tanımını yaptığımız gibi; girişine uygulanan paralel bilgiyi, tek clock palsiyle paralel çıkışlarına yükleyen devreye paralel girişli – paralel çıkışlı devre denir.

Girişe uygulanan paralel bilgi, paralel çıkışlara tek CK ile yerleşir. Başka bir ifadeyle; bilginin tamamının çıkışa aktarılması için bir CK yeterlidir. Örneğin; Şekil 13.3.3.3’de verilen devrede 1011 bilgisini paralel çıkışlara yerleştirmek için D₀ = 1, D₁ = 0, D₂ = 1, D₃ = 1 yapılır. Paralel girişlerde 1011 bilgisi bekler durumdayken CK uygulanır. CK uygulandıktan sonra 1011 bilgisi Q₀ = 1, Q₁ = 0, Q₂ = 1, Q₃ = 1 şeklinde paralel çıkışlardan alınır.

Örnek 13.7 4 bitlik JK tipi Flip-Flop’larla yapılmış kaydedici devresine sırasıyla 0-1-1-0 bilgilerini yükleyiniz. 3. kaydırma palsinde Flip-Flop’ların paralel data çıkışlarını bulunuz.

    
                 Şekil 13.3.3.4 4 bitlik kaydedici devresinin data paralel çıkışı

FF₁Q= FF₂Q = FF₃Q = FF₄Q=0

13.3.4 Paralel Giriş – Seri Çıkış (PISO) Kaydırmalı Kaydedici
Giriş bilgilerinin paralel girişler yardımıyla aynı anda tüm FF’lere yüklendiği, buna karşılık çıkışların seri olarak tek tek okunduğu kaymalı kaydedici, ‘Paralel giriş – seri çıkışlı kaymalı kaydedici’ olarak isimlendirilir. Bilgilerin doğrudan FF’lere yüklenebildiği bu devrelerde, çıkış olarak yalnızca en sondaki FF’nin çıkışına erişilebilir (Şekil 13.3.4.1.a).

74165 entegresi, paralel giriş – seri çıkışlı 8 bit kaymalı kaydedici entegrelerine bir örnektir (Şekil 13.3.4.1.b). Bu entegrede yalnızca Q₇ FF’sinin çıkışına erişilebilir. Bu entegredeki her bir FF, bilgilerin paralel olarak yüklenmesini sağlayan girişlere (kurma ve silme) sahiptir (Şekil 13.3.4.1.c).

Paralel giriş - seri çıkışlı kaymalı kaydedici devresi, birden fazla girişteki bilgileri tek bir hatta belirli sıra ile vermesi nedeniyle multiplexer’e benzetebilir.

CP1 ve CP2 girişlerinden birisinin kayma işleminin tetikleme sinyali olarak kullanabileceği 74165 entegresinde, Ds girişi ile seri bilgi girişi mümkündür.

PL yükleme girişinin ‘1’ yapılması ile, paralel girişlerdeki bilgilere bağlı olarak ‘VEDEĞİL’ kapıları iletime geçerek, hazır hale gelir. FF’ler, ‘VEDEĞİL’ kapılarının çıkışının alacağı değere göre yüklenirler (sıfırlanır veya kurulurlar).

Paralel girişteki değer ‘1’ ise asenkron kurma (S') girişine bağlı olan ‘VEDEĞİL’ kapısı çıkışı lojik ‘0’ olur ve ‘VEDEĞİL’ kapısına bağlı bulunan FF ‘1’ değerine kurulur. Paralel girişteki değer ‘0’ ise; paralel girişe bağlı ‘VEDEĞİL’ kapısı çıkışı ‘1’ değerini alır. ‘1’ değerine sahip çıkışın bağlı olduğu asenkron silme (R') girişine bağlı ‘VEDEĞİL’ kapısının her iki girişi ‘1’ ve buna bağlı olarak çıkışı ‘0’ olacağından, ilgili FF ‘sıfırlama’ işlemine tabi olur ve lojik ‘0’ değerini alır. Bu şekilde, girişlerdeki bilgiler paralel olarak kaymalı kaydedici devresine yüklenir.

FF’lere yüklenen bilgiler, herbir kaydırma sinyali ile sağa doğru kaydırılır. Her kaydırma işlemi sonucunda çıkıştan bir bitlik bilgi okunur. Okunan bilgiler, FF’lere yüklenen bilgileri temsil ettiklerinden, paralel bilgiler seri olarak okunmuş olur. Bu şekildeki veri dönüşümü, bilgisayarda işlenen verilerin seri port (RS-232) yardımıyla iletilmesi için kullanılır.

Girişine uygulanan paralel bilgiyi, seri çıkışından veren devreye paralel girişli – seri çıkışlı devre denir. Paralel girişteki bilgiyi seri çıkıştan alabilmek için FF adedi kadar CK’ye ihtiyaç vardır. Örneğin, dört bitlik paralel bilginin tamamının seri çıkıştan alınabilmesi için dört CK gerekir. Son CK uygulandığında bilginin tamamı kaybolur. Eğer paralel bilginin son bitinin çıkışta kalması istenirse son CK'ye uygulanmaz.

Şekil 13.3.4.2’deki blok şemada görüldüğü gibi FF’lerin CK girişleri paralel bağlandığı için devre senkron olarak çalışır. Paralel bilgi girişleri FF’lerin PR (preset) ve CLR (clear) girişlerine uygulanır. Paralel girişlerin etkin olabilmesi için paralel yükleme girişinin aktif (lojik – 0) yapılması gerekir. CK uygulanmadan önce D girişleri etkisizdir. CK aktif olduğu anda D girişindeki bilgi ilgili FF’nin çıkışına aktarılır; ancak PR ve CLR uçları CK’den bağımsızdır. Örneğin, şekil 13.3.4.2’deki paralel girişlere 1101 bilgisi uygulanıp, seri olarak çıkıştan alınmak istenirse; B₀ = 1, B₁ = 1, B₂ = 0, B₃ = 1 olarak verilip, paralel yükleme ucundan transfer palsi uygulanmalıdır. Bu durumda Q₀ = 1, Q₁ = 1, Q₂ = 0, Q₃ = 1 olarak FF çıkışlarına aktarılır.

Örnek 13.6 4 bitlik J-K tipi F/F’larla yapılmış kaydedici devresine sırasıyla 0-1-1-0 bilgilerini yükleyiniz. 2. kaydırma palsında seri data çıkışının ne olacağım bulunuz.

       Şekil 13.3.4.4  4 bitlik kaydedici devresinin data paralel çıkışı